En savoir plus
Dies ist ein Ansatz für den Entwurf eines energieeffizienten Manchester-Decoders mit Hilfe einer State-Machine-Implementierung auf FPGA, die wenig Strom verbraucht. Dazu werden verschiedene Aspekte wie Umgebungstemperatur, IOs-Standards, Kapazität, Frequenz und FPGA-Änderung auf verschiedenen Ebenen variiert und die entsprechende Menge an verbrauchter Energie überprüft. Die Manchester-Kodierung ist eine digitale Kodierungstechnik, bei der alle Bits der Binärdaten in einer bestimmten Reihenfolge angeordnet sind. Der Encoder erzeugt den Sync-Impuls und das Paritätsbit sowie die Kodierung der Datenbits. Der Decoder erkennt den Sync-Puls und identifiziert ihn, dekodiert die Datenbits und prüft die Parität. Dieser integrierte Schaltkreis unterstützt garantiert die 1-MHz-Datenrate des MlL-STD-1553 sowohl bei Temperatur als auch bei Spannung. Dieser Bericht befasst sich mit dem Entwurf eines Manchester-Decoders unter Verwendung von Zustandsautomaten. Der Manchester-Decoder ist die Front-End-Logik des MIL-STD-1553B-Protokolls, das ein Standard-Avionik-Bus ist. Der Decoder wird mit Hilfe von Zustandsautomaten dargestellt, eine Methode, die im Allgemeinen beim Entwurf von synchronen Systemen verwendet wird, im Gegensatz zur herkömmlichen Entwurfsmethodik der Darstellung des Entwurfs.
A propos de l'auteur
Sujeet Kumar Pandey ist ein Direktor von Gyancity Research Lab Private Limited, Motihari, Indien. Er hat seinen Master of Technology in Luftfahrttechnik an der Jain University, Bangalore, abgeschlossen. Er ist assoziiertes Mitglied der Aeronautical Society of India, New Delhi. Er arbeitet in der Forschung mit Forschern aus Italien, Malaysia und Dänemark zusammen.
