Implementazione ASIC del moltiplicatore di Pezaris nelle architetture FFT DIT

I moltiplicatori con grandi lunghezze di bit hanno un grande impatto sulle prestazioni dei circuiti digitali in molte applicazioni come la crittografia, l'elaborazione digitale dei segnali e l'elaborazione delle immagini. Le prestazioni di molti problemi di calcolo sono spesso dominate dalla velocità di esecuzione di un'operazione di moltiplicazione. Questo libro offre una breve panoramica di vari moltiplicatori come Baugh Wooley, Pezaris, Array, Booth, moltiplicatori vedici e moltiplicatori basati su compressori. L'obiettivo principale è quello di confrontare i vari tipi di moltiplicatori in termini di consumo energetico, area e ritardo. Questi concetti di moltiplicazione firmata sono implementati in Verilog HDL e realizzati in Cadence RTL Compiler con tecnologia a 180 nm.

A propos de l'auteur

Frau Saranya Karunamurthi arbeitet als Assistenzprofessorin in der Abteilung EEE am Dr. Mahalingam College of Engineering & Technology, Pollachi, Tamil Nadu, Indien. Sie hat ihren Master-Abschluss in Angewandter Elektronik an der Anna University gemacht. Ihre Forschungsinteressen sind VLSI-Design, analoge und digitale Schaltungen, umkehrbare Logik, ASIC-Implementierung.

Détails du produit

• Auteurs: Vinoth Kumar Bojan, Saranya Karunamurthi, Baby Janagam Ramachandran
• Edition: Edizioni Sapienza
• Langues: Italien
• Format d'édition: Livre de poche
• Sortie: 29.01.2023
• EAN: 9786205647899
• ISBN: 9786205647899
• Pages: 52
• Catégorie: Sciences naturelles, médecine, informatique, technique > Technique > Electronique, électrotechnique, technique de l'information