Implementación en lógica reconfigurable - de un multiplicador por dígitos sobre campos finitos GF (2^m)

Las operaciones aritméticas sobre campos finitos GF (2m) son usadas intensamente en algoritmos criptográficos, códigos de corrección de errores y procesamiento digital de señales. Generalmente estas operaciones se implementan en software. El costo de tales implementaciones es un gran consumo de recursos de memoria y de tiempo del procesador lo que afecta negativamente la eficiencia del procesamiento. Frente a los desarrollos en software de estos algoritmos, se propone en este trabajo la implementación en lógica reconfigurable de un multiplicador por dígitos que mejorará considerablemente la complejidad en espacio y tiempo del circuito. También se presentan las pruebas y resultados de su eficiencia en tiempo y espacio del multiplicador por dígitos.

A propos de l'auteur

Victor Carlos Tejeda Calderon : Maestría en Ciencias en Ingeniería Sistemas y Electrónica. Diplomado en Técnico en Sistemas Computacionales. Desarrollador Web y Web Master. Profesor de Matemáticas. Ejecutivo de Atención a Clientes.

Détails du produit

• Auteurs: Victor Carlos Tejeda Calderon
• Edition: Editorial Académica Española
• Langues: Espagnol
• Format d'édition: Livre de poche
• Sortie: 01.01.2019
• EAN: 9786139469352
• ISBN: 9786139469352
• Pages: 156
• Catégories: Livres de conseils; Sciences naturelles, médecine, informatique, technique > Informatique, ordinateurs > Autres