Ulteriori informazioni
La crescente popolarità di Internet stimola una crescita esplosiva dei dati trasmessi su Internet e un drastico aumento delle velocità di trasmissione. Di conseguenza, l'elaborazione TCP/IP è diventata un collo di bottiglia. L'elaborazione TCP/IP tradizionale basata su software su processori generici (GPP) non è più in grado di tenere il passo con le velocità di trasmissione della rete. Di conseguenza, vi è un'urgente necessità di progettare funzioni TCP/IP critiche per le prestazioni come unità speciali per accelerare le velocità di elaborazione e scaricare i compiti di elaborazione dai GPP. Tali unità funzionali che svolgono funzioni a livello micro possono essere implementate su array di porte programmabili sul campo (FPGA). Gli FPGA, in quanto dispositivi hardware programmabili, sono particolarmente adatti a garantire sia elevate velocità di elaborazione che flessibilità per soddisfare le rapide evoluzioni di Internet. Una sfida nella progettazione della funzione TCP/IP è che la domanda di servizi avanzati richiede che i dispositivi di rete supportino un'ampia gamma di applicazioni e protocolli, che sono tuttavia in continua evoluzione.
Info autore
Il signor Mahesh B Dembrani ha conseguito il Master in Ingegneria Elettronica Digitale presso l'Università di Amravati, Amravati. Ha 10 anni di esperienza nell'insegnamento e nella ricerca. Attualmente lavora nell'ambito dell'elaborazione dei segnali, con particolare attenzione alle applicazioni mediche e di comunicazione.
