Ulteriori informazioni
El cálculo aproximado proporciona una solución alternativa para reducir el consumo de energía de los dispositivos de aplicación DSP actuales de alto rendimiento. Las técnicas convencionales de multiplicación y suma consumen mucha energía. En este artículo se explora el diseño de unidades aritméticas aproximadas para aplicaciones de procesado de señal. En primer lugar se propone un sumador aproximado cambiando la lógica de la célula sumadora completa básica. La célula sumadora propuesta tiene menos transistores en comparación con un enfoque similar reciente. A continuación, se diseña un multiplicador aproximado con bajo error utilizando detección de plomo y seleccionando n/2 bits para una entrada de n bits. El multiplicador aproximado de n/2 bits propuesto tiene un buen rendimiento en términos de error y potencia en comparación con un enfoque similar reciente. A continuación, las unidades aproximadas se implementan en una unidad Multiplicar-Acumular (MAC). La unidad MAC aproximada propuesta proporciona una mejora significativa en potencia, área y retardo a costa de una pequeña degradación en la precisión. Por último, la unidad MAC propuesta se implementa en una aplicación de filtrado para verificar su funcionalidad.
Info autore
K.N.Vijeyakumar ha completado su ME en Electrónica Aplicada en GCT, Coimbatore. Ha completado su investigación en diseño de procesadores CMOS para aplicaciones de procesamiento de señales e imágenes. Ha publicado artículos de investigación en más de 27 revistas y 50 conferencias en las áreas de diseño de procesadores y diseño de aplicaciones de procesamiento de señales e imágenes.
