Ulteriori informazioni
En esta tesis se aborda el diseño de un decodificador Manchester energéticamente eficiente mediante la implementación de una máquina de estados en una FPGA que consume poca energía. Esto se hace mediante la variación de diversos aspectos tales como la temperatura ambiente, las normas IOs, la capacitancia, la frecuencia y el cambio de FPGA a diferentes niveles y la comprobación de la correspondiente cantidad de energía consumida. La técnica de codificación Manchester es una técnica de codificación digital en la que todos los bits de los datos binarios están dispuestos en una secuencia particular. El codificador produce el impulso de sincronización y el bit de paridad, así como la codificación de los bits de datos. El Decodificador reconoce el pulso de sincronismo y lo identifica, además de decodificar los bits de datos y comprobar la paridad. Este circuito integrado está totalmente garantizado para soportar la velocidad de datos de 1MHz de MlL-STD-1553 tanto en temperatura como en voltaje. Este informe aborda el diseño de un decodificador Manchester utilizando Máquinas de Estado. El decodificador Manchester es el Front End lógico del protocolo MIL-STD-1553B, que es un Bus de Aviónica estándar. El decodificador se representa utilizando máquinas de estado, que es un método generalmente utilizado en el diseño de Sistemas Síncronos frente a la metodología de diseño convencional de representar el diseño.
Info autore
Sujeet Kumar Pandey es director de Gyancity Research Lab Private Limited, Motihari, India. Ha cursado un máster en Ingeniería Aeronáutica en la Universidad Jain de Bangalore. Es miembro asociado de la Sociedad Aeronáutica de la India, Nueva Delhi. Colabora con investigadores de Italia, Malasia y Dinamarca.
