Read more
O filtro de resposta impulsiva finita (FIR) é um componente básico utilizado em aplicações de processamento digital de sinais. O multiplicador é um dos principais componentes utilizados no filtro FIR, mas devido ao grande número de multiplicações, o seu hardware torna-se complexo. A conceção de multiplicadores de alta velocidade e baixa potência é realizada para diminuir o tempo de propagação e a dissipação de energia de um sistema de processamento. Para aumentar a velocidade, foram efectuadas muitas alterações ao algoritmo de cabina existente. O projeto existente de multiplicadores baseados na técnica de supressão de energia espúria (SPST) foi modificado para reduzir a dissipação de energia e aumentar a velocidade. As actividades de comutação indesejadas podem ser eliminadas utilizando esta técnica. Para o conseguir, há duas formas de conceber uma unidade de pré-computação, ou seja, utilizando registos e utilizando portas AND. O projeto do multiplicador baseado em SPST foi implementado no Xilinx 14.7 utilizando Verilog HDL. Os resultados experimentais mostram que o multiplicador baseado em SPST conseguiu uma melhoria de ~45% na velocidade e uma redução de ~35% na dissipação de energia. Este multiplicador proposto foi utilizado num filtro FIR para obter uma grande redução da dissipação de energia.
About the author
Jagandeep Kaur trabalha atualmente como professora assistente no departamento de ECE da Universidade de Amity, Haryana. Recebeu o grau de M.Tech. do Instituto Nacional de Tecnologia, Kurukshetra, Haryana, Índia. Está a tirar o doutoramento em design VLSI na Universidade de Amity, Haryana. Os seus interesses de investigação são a conceção de sinais analógicos/mistos.
