Read more
Le filtre à réponse impulsionnelle finie (FIR) est un composant de base utilisé dans les applications de traitement des signaux numériques. Le multiplicateur est l'un des composants clés utilisés dans le filtre (FIR), mais en raison du grand nombre de multiplications, son matériel devient complexe. La conception de multiplicateurs à haute vitesse et à faible consommation est effectuée pour réduire le temps de propagation et la dissipation d'énergie d'un système de traitement. Pour améliorer la vitesse, de nombreuses modifications ont été apportées à l'algorithme existant. La conception existante des multiplicateurs basés sur la technique de suppression de la puissance parasite (SPST) a été modifiée pour réduire la dissipation de puissance et augmenter la vitesse. Cette technique permet d'éliminer les activités de commutation indésirables. Pour ce faire, il existe deux façons de concevoir une unité de précalcul, à savoir l'utilisation de registres et l'utilisation d'une porte ET. La conception du multiplicateur basé sur le SPST a été mise en oeuvre sur Xilinx 14.7 en utilisant Verilog HDL. Les résultats expérimentaux montrent qu'un multiplicateur basé sur le SPST a permis d'améliorer la vitesse d'environ 45 % et de réduire la dissipation d'énergie d'environ 35 %. Le multiplicateur proposé a été utilisé dans un filtre FIR pour réduire considérablement la dissipation d'énergie.
About the author
Jagandeep Kaur trabalha atualmente como professora assistente no departamento de ECE da Universidade de Amity, Haryana. Recebeu o grau de M.Tech. do Instituto Nacional de Tecnologia, Kurukshetra, Haryana, Índia. Está a tirar o doutoramento em design VLSI na Universidade de Amity, Haryana. Os seus interesses de investigação são a conceção de sinais analógicos/mistos.
