Read more
Un objectif principal est proposé dans ce livre pour réduire la surface et la puissance de l'architecture SQRT CSLA. La somme condensée des portes en réduisant la quantité de sources logiques de ce travail apporte un grand avantage dans l'échec de la zone et aussi de la puissance. Par conséquent, nous obtenons l'assemblage CSLA dissemblable avec une faible surface, une puissance mineure, simple et réelle pour l'emploi de matériel VLSI. J'ai conçu les tâches logiques expliquées dans les AAPC conventionnels et basés sur le BEC afin de réviser la nécessité des données et de connaître les processus logiques rejetés. J'ai éliminé tous les événements logiques rejetés de l'AAPC conventionnel pour lesquels il n'y a pas de défaut dans la sortie et j'ai projeté une nouvelle préparation logique pour l'AAPC. Dans la méthode d'AAPC projetée, l'opération CS (carry select) est effectuée avant le contrôle de la somme finale, ce qui constitue la principale différence entre la méthode conventionnelle et la méthode proposée.
About the author
Professeur assistant à SKNSITS LonavalaME(VLSI & Embedded System)
