Read more
Les progrès de la technologie de fabrication high-k ont permis des avancées considérables dans l'industrie microélectronique en améliorant les performances des transistors individuels et en permettant l'intégration d'un plus grand nombre de transistors sur une puce. Dans les années à venir, le MOS à haut pouvoir couvrant pourrait être celui qui changera les scénarios sur la façon dont les petits transistors peuvent être fabriqués. Les études sur ce dispositif devraient donc se poursuivre par des expérimentations intensives. L'impact du diélectrique à haut k (TiO2) est également observé sur le transistor NMOS. On constate que le courant de fuite sous le seuil diminue avec l'augmentation de la tension de seuil, ce qui réduit la consommation d'énergie et améliore donc les performances du transistor NMOS. La réduction de la fuite de grille et de l'oscillation sous le seuil fait de la structure NMOS à haut k une alternative solide pour les futurs dispositifs MOS à l'échelle nanométrique. L'analyse permet également de conclure qu'à mesure que les dispositifs sont mis à l'échelle, la tension de seuil diminue.
About the author
La Dra. Puja Acharya es profesora adjunta en la Universidad K. R. Mangalam. Ella ha hecho B.Tech, M.Tech y Ph.D (Antena Diseño) en Electrónica e Ingeniería de Comunicaciones con más de 15 años de experiencia docente. sus áreas de interés en la robótica integrada, comunicación óptica, Antena Diseño y Micro Electrónica.
