Read more
Los avances en la tecnología de fabricación con alto k han permitido enormes tasas de progreso en la industria microelectrónica, tanto al mejorar el rendimiento de los transistores individuales como al permitir integrar más transistores en un chip. En los próximos años, el MOS con alto k podría ser el que cambie los escenarios sobre cómo se pueden fabricar transistores pequeños. De ahí que los estudios sobre este dispositivo deban continuar con una experimentación intensiva. También se observa el impacto del dieléctrico de alta k (TiO2) en el transistor NMOS. Se ha observado que la corriente de fuga subumbral disminuye al aumentar la tensión umbral, lo que reduce el consumo de energía y mejora el rendimiento del transistor NMOS. La reducción de las fugas de puerta y de la oscilación subumbral proyecta la estructura NMOS de alta k como una fuerte alternativa para futuros dispositivos MOS a nanoescala. Del análisis también se desprende que, a medida que se reduce la escala de los dispositivos, disminuye la tensión umbral.
About the author
La Dra. Puja Acharya es profesora adjunta en la Universidad K. R. Mangalam. Ella ha hecho B.Tech, M.Tech y Ph.D (Antena Diseño) en Electrónica e Ingeniería de Comunicaciones con más de 15 años de experiencia docente. sus áreas de interés en la robótica integrada, comunicación óptica, Antena Diseño y Micro Electrónica.
