Progettazione di logica asincrona a basso consumo per decodificatori Viterbi

Questo libro tratta la progettazione della logica asincrona e la sua importanza nella progettazione digitale. La maggior parte dei decodificatori progettati e realizzati oggi sono sincroni. Il problema del clock skew è una sfida importante nella progettazione sincrona. In alternativa, i sistemi asincroni stanno diventando familiari perché non hanno bisogno di un orologio globale, in quanto sono sincronizzati localmente per mezzo di protocolli di comunicazione. L'architettura VLSI asincrona per un decodificatore Viterbi è progettata utilizzando modelli Quasi Delay Insensitive (QDI) e Differential Cascode Voltage Switch Logic (DCVSL). Viene fornita una panoramica dell'implementazione asincrona.

About the author

La dott.ssa T. Kalavathi Devi ha conseguito la laurea e il dottorato di ricerca presso la GCT di Coimbatore. Le sue aree di interesse comprendono la progettazione VLSI, i circuiti a bassa potenza e la progettazione di sistemi elettronici. Ha pubblicato articoli in riviste rinomate e conferenze internazionali. Ha ricevuto il premio per la migliore guida di progetto dall'ISTE di New Delhi e il premio per il miglior ricercatore dall'ASDF.

Product details

• Authors: Sakthivel Palaniappan, T. Kalavathi Devi Sakthivel
• Publisher: Edizioni Sapienza
• Languages: Italian
• Product format: Paperback / Softback
• Released: 31.03.2023
• EAN: 9786205860120
• ISBN: 9786205860120
• No. of pages: 56
• Subject: Natural sciences, medicine, IT, technology > Technology > Electronics, electrical engineering, communications engineering