Conception de logique asynchrone à faible consommation pour les décodeurs de Viterbi - DE

Ce livre traite de la conception de la logique asynchrone et de son importance dans la conception numérique. La plupart des décodeurs conçus et fabriqués aujourd'hui sont synchrones. Le problème du décalage d'horloge est un défi majeur dans la conception synchrone. Par ailleurs, les systèmes asynchrones deviennent de plus en plus familiers, car ils n'ont pas besoin d'horloge globale et sont synchronisés localement au moyen de protocoles de communication. L'architecture VLSI asynchrone d'un décodeur de Viterbi est conçue à l'aide de modèles quasi insensibles au délai (QDI) et d'une logique de commutation de tension en cascade différentielle (DCVSL). Il donne un aperçu de la mise en oeuvre asynchrone.

About the author

La dott.ssa T. Kalavathi Devi ha conseguito la laurea e il dottorato di ricerca presso la GCT di Coimbatore. Le sue aree di interesse comprendono la progettazione VLSI, i circuiti a bassa potenza e la progettazione di sistemi elettronici. Ha pubblicato articoli in riviste rinomate e conferenze internazionali. Ha ricevuto il premio per la migliore guida di progetto dall'ISTE di New Delhi e il premio per il miglior ricercatore dall'ASDF.

Product details

• Authors: Sakthivel Palaniappan, T. Kalavathi Devi Sakthivel
• Publisher: Editions Notre Savoir
• Languages: French
• Product format: Paperback / Softback
• Released: 30.03.2023
• EAN: 9786205857229
• ISBN: 9786205857229
• No. of pages: 56
• Subject: Natural sciences, medicine, IT, technology > Technology > Electronics, electrical engineering, communications engineering