Read more
Ce livre présente un nouveau convertisseur temps-numérique (TDC) pour une boucle à verrouillage de phase entièrement numérique (ADPLL) capable d'atteindre une linéarité élevée et une large gamme d'entrée avec un code de sortie fractionnaire normalisé. La topologie est basée sur des cellules à retard pseudo différentiel démarrables. Elle arbitre dans un format d'oscillateur en anneau (GRO) afin d'étendre l'intervalle de temps de mesure. Une unité de normalisation est développée pour calibrer librement la sortie et mesurer les erreurs de phase pour les applications ADPLL sans diviseur. Contenu : 1) Un accumulateur de phase variable amélioré avec une complexité matérielle minimale dédié aux applications ADPLL. 2) Un convertisseur temps-numérique à oscillateur en anneau à 15b, résolution inférieure à 10ps, avec un pseudo-retard, pour une large gamme d'applications RF. 3) Un nouveau TDC hybride basé sur l'architecture GRO-Pseudo Delay avec un code fractionnel et une détection de large gamme de temps pour ADPLL sans diviseur. Liste complète des auteurs : Sehmi Saad, Mongia Mhiri, Aymen Ben Hammadi et Kamel Besbes.
About the author
Sehmi Saad nasceu em Versailles, França, em 1985. Recebeu o doutoramento em engenharia microelectrónica (ciências físicas) pela Universidade de Monastir, Tunísia, em 2017. Os seus interesses de investigação incluem circuitos integrados RF mistos/analógicos em tecnologia CMOS, com particular ênfase na concepção de sintetizadores de frequência AD-PLL de banda larga.
