Implementación ASIC del multiplicador de Pezaris en arquitecturas DIT FFT

Los multiplicadores con grandes longitudes de bits tienen un gran impacto en el rendimiento de los circuitos digitales en muchas aplicaciones como la criptografía, el procesamiento digital de señales y el tratamiento de imágenes. El rendimiento de muchos problemas computacionales suele estar dominado por la velocidad a la que puede ejecutarse una operación de multiplicación. Este libro ofrece una breve descripción de varios multiplicadores como Baugh Wooley, Pezaris, Array, Booth, multiplicadores védicos y multiplicadores basados en compresores. El objetivo principal es comparar varios tipos de multiplicadores en términos de consumo de energía, área y retardo. Estos conceptos de multiplicación con signo se implementan en Verilog HDL y se implementan en Cadence RTL Compiler con tecnología de 180nm.

About the author

Frau Saranya Karunamurthi arbeitet als Assistenzprofessorin in der Abteilung EEE am Dr. Mahalingam College of Engineering & Technology, Pollachi, Tamil Nadu, Indien. Sie hat ihren Master-Abschluss in Angewandter Elektronik an der Anna University gemacht. Ihre Forschungsinteressen sind VLSI-Design, analoge und digitale Schaltungen, umkehrbare Logik, ASIC-Implementierung.

Product details

• Authors: Vinoth Kumar Bojan, Saranya Karunamurthi, Baby Janagam Ramachandran
• Publisher: Ediciones Nuestro Conocimiento
• Languages: Spanish
• Product format: Paperback / Softback
• Released: 29.01.2023
• EAN: 9786205647929
• ISBN: 978-620-5-64792-9
• No. of pages: 52
• Dimensions: 150 mm x 220 mm x 4 mm
• Weight: 96 g
• Subject: Natural sciences, medicine, IT, technology > Technology > Electronics, electrical engineering, communications engineering