Read more
Il libro presenta un Multiplexer (MUX) senza Carry Selection Adder (CSA) utilizzando il circuito logico First Zero Finding (FZF). Abbiamo ulteriormente modificato il sistema in modo tale che il blocco RCA del secondo stadio e il MUX dello stadio finale siano eliminati dal circuito logico FZF. In base all'analisi e all'osservazione dei risultati ottenuti, si notano notevoli miglioramenti in termini di potenza e area. Il progetto di CSA senza MUX risparmia in media il 41,45%, 48,26%, 52,21%, 33,82% di area, potenza di dispersione, potenza e PDP rispettivamente, ma il 38,59% di ritardo aumenta rispetto al progetto convenzionale di CSA. Tutti i circuiti sono stati implementati in Cadence virtuoso utilizzando la tecnologia di processo CMOS a 180 nm.
About the author
Shivendra Pandey travaille comme consultant SAP chez AtoS Global IT Solution, en Inde, et a également travaillé pour un client à Singapour. Il a obtenu un M.Tech en technologie VLSI de l'Université professionnelle de Lovely, Punjab, Inde et un B.Tech en ingénierie électronique et de communication du Collège d'ingénierie de Rewa, Rewa, Inde.
