Read more
La transformada discreta del coseno (DCT) es conocida básicamente por comprimir imágenes mpeg y jpeg. La razón básica por la que se utiliza ampliamente en todo el mundo es por su simplicidad y facilidad de cálculo para una ejecución más rápida. Se está investigando mucho para una ejecución más rápida de la media DCT, mientras que también se desarrollan muchos algoritmos para la compresión de vídeo e imágenes. La técnica antigua que se está utilizando para tamaños limitados de imágenes es la técnica de Chen o la técnica de descomposición de columnas en fila. Las implementaciones de hardware son difíciles y complicadas utilizando estos códigos, tienen que pasar por un esquema de codificación largo y que lleva tiempo. En este trabajo se propone un método nuevo y eficiente utilizando el generador de sistemas simulink, gracias al cual los códigos se generan automáticamente y la implementación del hardware se hace fácil. Esta arquitectura también es útil para imágenes de distinto tamaño. Admite imágenes de tamaño variable. El análisis de rendimiento de la utilización del hardware se lleva a cabo de forma eficaz.Los códigos generados se generan en Verilog y la utilización del hardware se lleva a cabo mediante Fpga virtex 5 xc5vlx110t.
About the author
Neeraj Gupta schloss 2008 seinen Master of Technology an der GJUS&T Hisar ab und arbeitet seit kurzem als Assistenzprofessor an der Amity University Haryana.
