Read more
Les réseaux sur puce (NoC) sont un remplacement général et évolutif des interconnexions câblées moyennes partagées, offrant de nombreuses applications pratiques dans l'industrie. La mise à l'échelle dynamique de la tension et de la fréquence (DVFS) est une technique qui consiste à faire varier les niveaux de tension et de fréquence d'une puce en cours d'exécution, souvent utilisée pour conserver une puissance dynamique. Diverses techniques d'optimisation de la NoC basées sur la DVFS ont été proposées. Cependant, en raison des ressources nécessaires pour valider les décisions architecturales par le biais de prototypes, peu d'entre elles sont mises en oeuvre. Par conséquent, les concepteurs sont confrontés à un manque de connaissance des économies d'énergie ou des gains de performance potentiels aux premiers stades de l'architecture. Cette thèse propose un simulateur de NoC conscient du DVFS avec un support pour la modélisation puissance-fréquence par noeud et une visualisation riche pour permettre un réglage fin de ces techniques d'optimisation dès le début du cycle de conception. Le simulateur proposé fournit également un cadre pour l'évaluation comparative de diverses stratégies candidates afin de permettre un prototypage et une optimisation sélectifs. Dans le cadre de la recherche, des extensions du DVFS ont été construites pour un simulateur de performance NoC existant et mises à la disposition du public.
About the author
Subodh é actualmente empregado como HW Design Engineer no grupo LAN Switching na Cisco Systems. Obteve o seu mestrado em Engenharia Informática pela Texas A&M. Anteriormente, trabalhou para a STMicroelectronics no grupo Imaging. É um entusiasta da tecnologia com interesses em aplicações VLSI, arquitectura informática e tecnologias web.
