Compensaciones de rendimiento en la memoria transaccional de software

La memoria transaccional (TM), un nuevo paradigma de programación, es uno de los últimos enfoques para escribir programas para sistemas multinúcleo y multiprocesadores de próxima generación. La TM es una alternativa a la programación basada en bloqueos. Se trata de una solución prometedora a un problema importante y creciente al que se enfrentan los programadores a la hora de desarrollar programas para arquitecturas de multiprocesadores de chip (CMP), ya que simplifica la sincronización con estructuras de datos compartidas de forma escalable y componible. La Memoria Transaccional por Software (STM), un enfoque de software completo de los sistemas de MT, puede definirse como un mecanismo de sincronización no bloqueante en el que los objetos secuenciales se convierten automáticamente en objetos concurrentes. En este trabajo, presentamos una comparación del rendimiento de cuatro implementaciones diferentes de STM: RSTM de V. J. Marathe y otros, TL2 de D. Dice y otros, TinySTM de P. Felber y otros y SwissTM de A. Dragojevic y otros.

About the author

Naveed Asif - Escuela de Informática, Instituto Tecnológico de Blekinge, Suecia.

Product details

• Authors: Naveed Asif
• Publisher: Ediciones Nuestro Conocimiento
• Languages: Spanish
• Product format: Paperback / Softback
• Released: 28.07.2021
• EAN: 9786203970081
• ISBN: 978-620-3-97008-1
• No. of pages: 60
• Dimensions: 150 mm x 220 mm x 4 mm
• Weight: 107 g
• Subject: Natural sciences, medicine, IT, technology > IT, data processing > Application software