Ulteriori informazioni
Networks-on-Chip (NoC's) zijn een algemene, schaalbare vervanging voor gedeelde medium bekabelde verbindingen die veel praktische toepassingen in de industrie bieden. Dynamic Voltage Frequency Scaling (DVFS) is een techniek waarbij de spanningsfrequentie van een chip wordt gevarieerd in de loop van de tijd, vaak gebruikt om dynamisch vermogen te besparen. Er zijn verschillende op DVFS gebaseerde NoC-optimalisatietechnieken voorgesteld. Vanwege de middelen die nodig zijn om architectonische beslissingen te valideren door middel van prototyping, worden er echter maar weinig toegepast. Als gevolg hiervan worden ontwerpers geconfronteerd met een gebrek aan inzicht in potentiële energiebesparingen of prestatieverbeteringen in een vroeg stadium van de architectuur. Deze dissertatie stelt een DVFS-bewuste NoC-simulator voor met ondersteuning voor per knooppunt vermogensfrequentiemodellering en rijke visualisatie om dergelijke optimalisatietechnieken al vroeg in de ontwerpcyclus te kunnen fine-tunen. De voorgestelde simulator biedt ook een kader voor het benchmarken van verschillende kandidaatstrategieën om selectieve prototyping en optimalisatie mogelijk te maken. Als onderdeel van het onderzoek werden DVFS-uitbreidingen gebouwd voor een bestaande NoC-prestatiesimulator en vrijgegeven voor publiek gebruik. Dit proefschrift dient ook als een technische handleiding voor de simulatoruitbreidingen.
Info autore
Subodh é actualmente empregado como HW Design Engineer no grupo LAN Switching na Cisco Systems. Obteve o seu mestrado em Engenharia Informática pela Texas A&M. Anteriormente, trabalhou para a STMicroelectronics no grupo Imaging. É um entusiasta da tecnologia com interesses em aplicações VLSI, arquitectura informática e tecnologias web.
